1) PLL
锁相环
1.
DPLL Governing System of Preshrunk Finish Machine;
预缩机的数字锁相环调速系统
2.
A Research of Fast Frequency Hopping Synthesizers based on PLL;
基于锁相环快速跳频源的设计
3.
A PLL-based Digital DC-DC Controller;
基于锁相环的数字化DC-DC控制器
2) phase-locked loop
锁相环
1.
11.6-GHz 0.18-μm monolithic CMOS phase-locked loop;
11.6-GHz 0.18-μm CMOS锁相环电路(英文)
2.
Method for detecting harmonics and reactive currents in single-phase circuit without phase-locked loop;
一种无锁相环的单相电路谐波和无功电流检测方法
3.
A CMOS charge pump for high-performance phase-locked loop;
一种可用于高性能锁相环的CMOS电荷泵
3) phase locked loop
锁相环
1.
Design of a 2.5V 0.25 μm high-speed CMOS phase locked loop;
一种2.5V 0.25μm高速CMOS锁相环设计
2.
Research on double-integrating A/D converter and phase locked loop frequency doubler;
双积分A/D转换器与锁相环倍频器研究
3.
An improvement on thyristor trigger based on synchronous circuit of phase locked loop;
基于锁相环同步的晶闸管触发器的改进
4) phase lock loop
锁相环
1.
Cooperative control scheme for phase lock loop and load sharing in parallel operation of UPS with no control interconnections;
UPS无互联线并联中锁相环与负载均分的协调控制方案
2.
A frequency and phase lock loop for carrier recovery;
用作载波恢复的锁频锁相环
3.
It consists of an automatic frequency tracking circuit of phase lock loop and phase shift PWM control circuit.
报道了一种消化道微创诊疗微系统的无线体外供能装置,它主要由利用锁相环的自动频率跟踪电路和采用移相的调功电路构成。
5) phase locked loop(PLL)
锁相环
1.
In order to improve the speed stability precision of turntables of nongyroscopic north seeking systems based on accelerometers,the speed phase locked loop(PLL),a kind of high precision speed stability control method,is applied to the electromotor control.
为了提高以加速度计发展起来的非陀螺寻北系统中转台的稳速精度,深入研究了高精度速度稳定控制中的锁相环路控制法在电机稳速控制中的应用,并指出变参数软件锁相环控制是一种获得高精度稳速控制的可行办法。
2.
This unit combined global position system(GPS) with phase locked loop(PLL) technique,and made measured phasor to be sampled synchronously at different site,as well as sampling frequency to follow system frequency variance self-adapt.
该装置将全球定位系统和锁相环技术相结合,既保证了不同测量点被测相量的同步采样,又保证了各测量点对被测相量信号的采样频率能自适应地跟踪电网频率变化,使相量测量精度进一步提高。
3.
A novel all-digital phase locked loop(PLL),applied to the carrier synchronization of communication systems,is designed.
设计了一种用于通信系统载波同步的新数字锁相环。
6) phase locked loop
锁相环锁相环路
补充资料：锁相环
| 锁相环 phase-locked loop 能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差 ，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条