3) field programmable gate array
FPGA
1.
An field programmable gate array implementation of an image encryption algorithm based on a discrete chaotic map;
用混沌映射的图像加密算法实现FPGA
2.
The implementation on a field programmable gate array(FPGA) of the SVM algorithm is also studied.
同时详细说明了基于abc坐标系的空间矢量脉宽调制算法的原理,并研究了用FPGA来实现该空间矢量调制算法的方法。
3.
To solve the shortages of pulse-width modulation(PWM) control by CPU,a control method of DC motor by PWM based on field programmable gate array(FPGA)is presented.
针对基于CPU的脉宽调制控制的不足,给出一个基于FPGA的脉宽调制直流电机控制方案,提出FPGA电机控制电路和数字比较器的VHDL设计方法。
4) field programmable gate array(FPGA)
FPGA
1.
This paper design a control module of air spring puff and exhaust for high-speed maglev train using field programmable gate array(FPGA) as signal processor and relay as main control parts of an apparatus.
在磁浮列车运行时,需要调节空气弹簧的刚度来保证车体的平稳,本文设计了一种基于现场可编程逻辑门阵列(FPGA)信号处理的、以继电器为主要控制器件的磁浮列车空气弹簧充排气控制模块来调节空气弹簧的刚度。
2.
A full parallel FFT based on the field programmable gate array(FPGA) is presented.
提出了一种基于FPGA实现的全并行结构FFT设计方法,采用X IL INX公司最新器件V irtex II P ro,用硬件描述语言VHDL和图形输入相结合的方法,在ISE 6。
3.
An implementing digital signal process(DSP) algorithm scheme based on the field programmable gate array(FPGA) is proposed.
提出了一种实现数字信号处理 (DigitalSignalProcess ,DSP)算法的基于现场可编程门阵列 (FieldPro grammableGateArray ,FPGA)的实现方案 ,在这一方案中 ,采用超大规模集成电路硬件描述语言 (VHDL)来描述设计方案 ,协调了规模和速度两方面的要求 ,成功地实现了我们选用的恒模算
5) field programmable gate array (FPGA)
FPGA
1.
Moreover,it is realized in the field programmable gate array (FPGA) and then tested in Mat-lab.
介绍了非线性数字滤波器的混沌特性,通过m序列加扰及滤波器系数的选择改善了其输出序列的混沌特性,并且利用现场可编程门阵列(Field programmable gate array,FPGA)对其进行了实现。
2.
A novel digital pulse compression algorithm based on field programmable gate array (FPGA) is proposed, and two radix-4 butterflies are used in the algorithm.
在对脉冲压缩原理分析的基础上提出了适应于FPGA实现的结构,采用了数据全并行基4双蝶形单元计算结构,极大地提高了蝶形运算的并行度,从而提高了脉冲压缩的速度。
6) DSP
FPGA
1.
Hardware Implement of GA on DSP and FPGA-based System;
基于DSP+FPGA的遗传算法硬件实现
2.
Grating geophone signal processing based on DSP and FPGA
基于DSP与FPGA的光栅地震检波器的信号处理
3.
Based on the new diagram, a method of repetitive learning control is achieved by FPGA and DSP.
提出了一种新型中性线谐波治理装置,通过三个单相变压器的特殊连接方式,仅使用一个单相全桥逆变电路即可完成补偿要求,同时避免承受电网基波电压,有效降低开关损耗以及控制复杂程度;介绍了重复学习控制策略并给出其控制模型;最后使用FPGA和DSP给出了该控制的数字算法实现并研制了一套容量为10kVA的装置进行实验。
补充资料：测试结果可接受性的检查和最终测试结果的确定
测试结果可接受性的检查和最终测试结果的确定
check of the acceptability of test results and determination of the final test result
C凡(3)二3.3d，时，取此3个结果的平均值作为最终侧试结果;否则取它们的中位数作为最终测试结果。。，为重复性标准差(即在重复性条件下所得侧试结果的标准差)。 在口田T 11792一1989中还对重复性和再现性条件下所得侧试结果可接受性的检查方法和最终测试结果的确定做了详细讨论和规定。(马毅林)ceshi 11叩uo kejieshCxjxing d6 iiancha he zuizhong ceshi】i闪旧de que心ing测试结果可接受性的检查和最终测试结果的确定(checkof山eac，ptability of test，ults助ddsterminationofthefi耐testresult)在商品检验中进行一次测试的情形不多见，当得到一个测试结果时，所得结果不可能直接与给定的重复性标准差作可接受性的检查。对测试结果的准确性有任何疑问时都应再进行一次测试。所以，对两个测试结果进行可接受性的检查是一般的情况。 可接受性的检查，实际上是一种统计检验。任何两个测试结果只要能通过可接受性的统计检验即可认为是一致的，均可接受。比如，在重复性条件下，所得结果之差的绝对值(下称绝对差)不超过相应的重复性限r(见重复性和再现性)的值，则认为两个结果是一致的，均可接受;如果两个侧试结果的绝对差超过r，则认为它们是不一致的，必须增加测试。 按国家标准《测试方法的精密度在重复性或再现性条件下所得测试结果可接受性的检查和最终测试结果的确定》(GBIT 1 1792一1989)，在重复性条件下，如果两个测试结果的绝对差不超过r的值，可取两个侧试结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较低，须再做两次测试。当4个结果的极差(即其中的最大值与最小值之差)不超过相应的临界极差c，瓜(4)二3.6a，时，取4个结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较高时，只须再作一次测试。当3个结果的极差不超过相应的临界极差
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条