1) AC speed regulation/dual RAM
交流调速/双口随机存取存储器
2) memory,dual-port random access
双端口随机存取存储器
3) dual-port random access memory
双口随机存储器
1.
Many demerits in traditional DDS design can be overcome by combining the fast data storage and acquisition of dual-port random access memory(RAM) and the high performance & high integration of field-programmable gate array(FPGA) devices,thereby the DDS system with perfect performance will be designed and developed.
利用双口随机存储器的高速数据存取与现场可编程门阵列器件的高性能、高集成度相结合,可以克服传统DDS设计中的很多不足,从而设计开发出性能优良DDS系统。
4) random access memory port
随机存取存储器端口
补充资料：双极型随机存储器
用双极型晶体管构成的随机存储器。它在半导体存储器中是最先研制成功的,用作计算机的缓冲存储器,使运算速度显著提高。双极型随机存储器的速度比磁芯存储器速度约快 3个数量级，而且与双极型逻辑电路型式相同，使接口大为简化。双极型随机存储器的制造工艺比 NMOS（见N沟道金属-氧化物-半导体集成电路）复杂，密度不及 MOS金属-氧化物-半导体动态随机存储器。在半导体存储器中,双极型随机存储器发展速度最快,在计算机高速缓冲存储器、控制存储器、超高速大型计算机主存储器等方面仍获得广泛应用。超高速发射极耦合逻辑电路随机存储器和高集成密度集成注入逻辑电路随机存储器已有新的发展。
图1和图2是双极型随机存储器典型单元线路图和剖面结构，其基本结构是触发器。图3是典型的双极型静态随机存储器框图。每个单元有一根字线，二根位线。单元的电流（或电压）由字线控制，信息的写入和读出由位线控制。单元有二种状态，即选中状态和等待状态(又称维持状态)。为减少功耗,等待状态的维持电流越小越好。选中时,应用足够的读写电流,避免误读。图1的单元采用电阻和二极管并联作为负载，采用浮动电压方式工作；等待时，电压低，二极管截止，电流受大电阻RC（20～40千欧）所限，约在15～40微安之间，选中时，电压上升,二极管通导,位线电流可达400～500微安，不致误读。这种单元结构虽然有8个元件,运用设计技巧可使所占用的硅片面积不致过大，仅略大于一个双发射极晶体管。当集成度进一步提高到 16k位时,图1单元的等待状态电流过大，可采用图2单元。等待状态的电流可由 15微安下降至3微安，这种单元电路实际上是由二只可控硅构成的触发器组成，采用浮动字线电压工作方式。等待状态电流约为3微安;选中状态时，电压提高，信息电流约达1毫安。
图1和图2是双极型随机存储器典型单元线路图和剖面结构，其基本结构是触发器。图3是典型的双极型静态随机存储器框图。每个单元有一根字线，二根位线。单元的电流（或电压）由字线控制，信息的写入和读出由位线控制。单元有二种状态，即选中状态和等待状态(又称维持状态)。为减少功耗,等待状态的维持电流越小越好。选中时,应用足够的读写电流,避免误读。图1的单元采用电阻和二极管并联作为负载，采用浮动电压方式工作；等待时，电压低，二极管截止，电流受大电阻RC（20～40千欧）所限，约在15～40微安之间，选中时，电压上升,二极管通导,位线电流可达400～500微安，不致误读。这种单元结构虽然有8个元件,运用设计技巧可使所占用的硅片面积不致过大，仅略大于一个双发射极晶体管。当集成度进一步提高到 16k位时,图1单元的等待状态电流过大，可采用图2单元。等待状态的电流可由 15微安下降至3微安，这种单元电路实际上是由二只可控硅构成的触发器组成，采用浮动字线电压工作方式。等待状态电流约为3微安;选中状态时，电压提高，信息电流约达1毫安。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条