说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 核心策略
1)  core measure
核心策略
1.
Its core measures are: extending the core business process, realizing the diversification of business, forming the single-dot contact between banks and customers, establishing the centre-radiancy organizational structure, etc.
世界银行业再造经历了一个由业务流程再造 (BPR)向客户关系管理 (CRM)演变的过程 ,其核心策略主要是 :突出核心业务流程 ,实现业务流程多样化 ,形成银行与客户之间的单点接触 ,建立中心—辐射式组织结构等。
2)  Core questioning strategy
核心提问策略
3)  PCIM
策略核心信息模型
1.
This article introduces policy core information model (PCIM) and Ponder, demonstrates how to describe policies with a VPN example.
网络管理策略的描述需要一定的模型和语言,该文介绍了策略核心信息模型PCIM和描述语言Ponder,并给出了使用它们描述VPN策略的实例。
4)  core-stateless scheduling algorithms
核心无状态调度策略
5)  psychological strategy
心理策略
1.
Moral education psychology in sports was discussed in four aspects,and two questions were brought up,that is ——the psychological strategy,which promotes the forming of studeats good moral character,and the question whi.
从四个方面对体育运动中德育心理进行了探讨,提出了在体育运动中促进学生良好品德形成的心理策略,以及体育运动中品德心理研究应注意的问题。
6)  greedy strategy
贪心策略
1.
Constructing Chebyshev polynomial synopses with greedy strategy
由贪心策略构造Chebyshev多项式概要
2.
Then it takes the epipolar distance as the optimal criterion and search optimal subset in the inliers set under the greedy strategy.
利用各种鲁棒技术获得内点集,以点到极线的距离作为最优量度标准,采用贪心策略在内点集中寻找最优子集,并利用最优子集来计算基本矩阵。
3.
With this method,incremental test cost of the test tree was calculated during the tree s generating process,and an interoperability edge was selected to expand the test tree by the local optimization greedy strategy,and the approximate optimal test set was then generated.
该方法在构造测试生成树过程中进行测试代价增量的计算,用局部最优的贪心策略进行互操作边的选择,以对测试生成树进行扩展,最终得到近似最优的测试集。
补充资料:AMD CPU核心
   

Athlon XP的核心类型
  Athlon XP有4种不同的核心类型,但都有共同之处:都采用Socket A接口而且都采用PR标称值标注。

Palomino
  这是最早的Athlon XP的核心,采用0.18um制造工艺,核心电压为1.75V左右,二级缓存为256KB,封装方式采用OPGA,前端总线频率为266MHz。

Thoroughbred
  这是第一种采用0.13um制造工艺的Athlon XP核心,又分为Thoroughbred-A和Thoroughbred-B两种版本,核心电压1.65V-1.75V左右,二级缓存为256KB,封装方式采用OPGA,前端总线频率为266MHz和333MHz。

Thorton
  采用0.13um制造工艺,核心电压1.65V左右,二级缓存为256KB,封装方式采用OPGA,前端总线频率为333MHz。可以看作是屏蔽了一半二级缓存的Barton。

Barton
  采用0.13um制造工艺,核心电压1.65V左右,二级缓存为512KB,封装方式采用OPGA,前端总线频率为333MHz和400MHz。

新Duron的核心类型

AppleBred
  采用0.13um制造工艺,核心电压1.5V左右,二级缓存为64KB,封装方式采用OPGA,前端总线频率为266MHz。没有采用PR标称值标注而以实际频率标注,有1.4GHz、1.6GHz和1.8GHz三种。

Athlon 64系列CPU的核心类型

Sledgehammer
    Sledgehammer是AMD服务器CPU的核心,是64位CPU,一般为940接口,0.13微米工艺。Sledgehammer功能强大,集成三条HyperTransprot总线,核心使用12级流水线,128K一级缓存、集成1M二级缓存,可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器,比起传统上位于北桥的内存控制器有更小的延时,支持双通道DDR内存,由于是服务器CPU,当然支持ECC校验。

Clawhammer
  采用0.13um制造工艺,核心电压1.5V左右,二级缓存为1MB,封装方式采用mPGA,采用Hyper Transport总线,内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。

Newcastle
  其与Clawhammer的最主要区别就是二级缓存降为512KB(这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果),其它性能基本相同。

Wincheste
    Wincheste是比较新的AMD Athlon 64CPU核心,是64位CPU,一般为939接口,0.09微米制造工艺。这种核心使用200MHz外频,支持1GHyperTransprot总线,512K二级缓存,性价比较好。Wincheste集成双通道内存控制器,支持双通道DDR内存,由于使用新的工艺,Wincheste的发热量比旧的Athlon小,性能也有所提升。

Troy
    Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的,通常为940针脚,拥有128K一级缓存和1MB (1,024 KB)二级缓存。同样使用200MHz外频,支持1GHyperTransprot总线,集成了内存控制器,支持双通道DDR400内存,并且可以支持ECC 内存。此外,Troy核心还提供了对SSE-3的支持,和Intel的Xeon相同,总的来说,Troy是一款不错的CPU核心。

Venice
    Venice核心是在Wincheste核心的基础上演变而来,其技术参数和Wincheste基本相同:一样基于X86-64架构、整合双通道内存控制器、512KB L2缓存、90nm制造工艺、200MHz外频,支持1GHyperTransprot总线。Venice的变化主要有三方面:一是使用了Dual Stress Liner (简称DSL)技术,可以将半导体晶体管的响应速度提高24%,这样是CPU有更大的频率空间,更容易超频;二是提供了对SSE-3的支持,和Intel的CPU相同;三是进一步改良了内存控制器,一定程度上增加处理器的性能,更主要的是增加内存控制器对不同DIMM模块和不同配置的兼容性。此外Venice核心还使用了动态电压,不同的CPU可能会有不同的电压。

SanDiego
    SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来,其技术参数和Venice非常接近,Venice拥有的新技术、新功能,SanDiego核心一样拥有。

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条