1) hardwire gate array

硬连线门阵列
2) FPGA interconnect

现场可编程门阵列互连
1.
Optimizing the segmentation number of the FPGA interconnect with transmission line effects, the driving unit and receiving unit of the low-swing circuit are respectively connected to the input and output of the interconnect, and optimal size repeaters are inserted in the segmented interconnect.
对于产生传输线效应的现场可编程门阵列互连,通过优化互连的段数,在互连最外面的输入端和输出端分别连接低压摆电路的驱动部分和接收部分,在内部的每段互连之间插入最优尺寸的缓冲部分。
3) Hard Disk Array

硬盘阵列
1.
On the type selection of library s hard disk array system;

论图书馆硬盘阵列系统的选型
2.
At last, SCSI Hard Disk Array stored the image data by way of the pipeline fashion.

这种方案首先利用FPGA预处理CCD图像数据,以保证数据同步和数据位数匹配;然后通过PCI9054采集数据;最后,数据通过流水线方式存储于SCSI硬盘阵列。
3.
This paper presents algorithm on time compression and bypass flow reduce frequency along with method of hard disk array storage.
提出时间压缩和分流降频算法以及硬盘阵列存储方法,并由此实现一种新颖的解决了跟踪雷达对跟踪波门内的雷达回波信号的高速大数据量信号实时采集和存储系统。
4) RAID

硬盘阵列
1.
RAID is an important data recorder in radar.

硬盘阵列是雷达中重要的数据记录设备,但其可靠性依赖于其所处工作环境。
5) gate array

门阵列
1.
In addition it carried out optimistic design about hardware and software, especially introduced complex programmable logic device ISPLSI-1032E gate array, which made the system become more concise and stable.
在算法上进行了数学模型的建立和推导 ,在硬件、软件上进行了优化设计 ,特别是采用了大规模可编程逻辑器件ISPLSI - 10 32E门阵列 ,使该系统更简洁、稳定。
2.
Finally,the C/E model is implemented by field programmable gate array (FPGA).

应用Petri网中的条件 /事件 (C/E)系统建立半双工通信协议模型 ,并应用Petri网工具对协议模型进行分析 ,使用电子设计自动化 (EDA)技术 ,对基于C/E系统的协议模型进行高速硬件描述语言 (VHDL)程序设计 ,并由现场可编程门阵列 (FPGA)器件实现该模型 ,为协议的验证和实现提供了一种方
3.
A new method for gate array placement problem is presented.

结合核心生长和力矢量算法的思想,构成核心生长-力矢量(CGFD)算法来实现门阵列模式布局。
6) gate-array

门阵列
1.
Summarized that how Ground-Bounce noise which arose from package inductance affected sub-micron gate-array ASIC ;Analyzed gate-array structure and application of gate-array,advanced some improved technique to reduce Groumd-Bounce noise at logic design,library cell structure ,gate-array structure And applied this technique to correct a design of multiplication IC,acquired very good result.
由封装电感引起的地弹效应对亚微米门阵列ASIC电路的影响,对门阵列母片的结构和应用情况进行了分析,在逻辑设计、库单元设计、库单元结构、门阵列结构等方面提出了多种改进方法来抑制地弹噪声,并将这些改时方法应用在乘法器电路的改版设计中,取得了非常好的效
补充资料:常州冶炼厂铝线坯连铸连轧生产线
常州冶炼厂铝线坯连铸连轧生产线
常州冶炼厂铝线坯连铸连轧生产线粉
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条