1) multilevel logical circuit
多级逻辑电路
2) logic circuit level design
逻辑电路级设计
3) DYL
多元逻辑电路
1.
The core of this paper is the linearity level logic gate in DYL.
以多元逻辑电路(DYL)中的线性逻辑门为核心,构思体现这种基本逻辑结构特长的高速阵列式乘法器的结构原理以及该器件的测试方法,并获得了乘法时间小于10ns的乘法器,达到了我们预期的目标。
4) MVL circuits
多值逻辑电路
1.
In this paper,Boolean process is extended as multi-valued Boolean process to provide an analytical approach to MVL circuits representation to precisely describe logical and timing behavior simultaneously.
采用文献[1]中定义的扩展Allen-Givone代数概念将Boole过程论扩充，提出了多值Boole过程的概念及其运算，为精确统一描述多值逻辑电路的逻辑功能和定时行为提供了一种解析途径。
5) multiple output logic circuit
多输出逻辑电路
6) multifunctional logic circuit
多功能逻辑电路
补充资料：电阻-晶体管逻辑电路
由晶体管和串接在晶体管基极上的电阻组成以实现"或非"逻辑操作的单元门电路，简称RTL电路。RTL电路的每一个逻辑输入端各有一个晶体管，每一输入级晶体管基极串接一个等值电阻，全部晶体管共发射极并联接地，集电极直接耦合，有一个公共负载电阻为输出端，实现"或非"逻辑操作。由图 可知，去掉每个输入端电阻Rb,RTL电路就变为直接耦合晶体管逻辑电路(DCTL)，所以RTL电路有时也叫作补偿 DCTL电路。DCTL电路存在严重的"抢电流"问题，因而无法实用，很快为RTL电路所取代。RTL电路是最早研制成功的一种有实用价值的集成电路。有N 个门的输入端并接在DCTL电路输出端，因为DCTL电路输出端门的晶体管基极导通电压，电流曲线并不能完全一致，并联在一起，输入电流易出现分配不均匀的现象。输入电流小的负载门可能得不到足够的基极驱动电流，达不到饱和，从而输出端可能从应有的"0"态改变??"1"状态，使系统出现差错。负载输入端并接越多，产生电流分配不匀的可能性越大。这种现象叫作"抢电流"。
RTL电路是每一输入级基极串接一个电阻,旨在得到改善和补偿，使基极输入电流 Ib对基极-发射极V-Ib特性的依赖性小一些。根据 Rb的阻值即可确定RTL电路的最大负载门数。
RTL电路结构简单，元件少。RTL电路的严重缺点是基极回路有电阻存在，从而限制了电路的开关速度，抗干扰性能也差,使用时负载又不能过多。RTL电路是一种饱和型电路，只适用于低速线路，实际上已被淘汰。为了改善RTL逻辑电路的开关速度,在基极电阻上再并接一个电容，就构成了电阻-电容-晶体管逻辑电路（RCTL）。有了电容，不仅可以加快开关速度，而且还可以加大基极电阻，从而减小电路功耗。但是，大数值电阻和电容在集成电路制造工艺上要占去较大的芯片面积，而且取得同样容差值的设计也比较困难。因此，RCTL电路实际上也没有得到发展。
参考书目
汪希时编著:《晶体管-晶体管逻辑集成电路与数字技术》，科学出版社，北京，1982。
RTL电路是每一输入级基极串接一个电阻,旨在得到改善和补偿，使基极输入电流 Ib对基极-发射极V-Ib特性的依赖性小一些。根据 Rb的阻值即可确定RTL电路的最大负载门数。
RTL电路结构简单，元件少。RTL电路的严重缺点是基极回路有电阻存在，从而限制了电路的开关速度，抗干扰性能也差,使用时负载又不能过多。RTL电路是一种饱和型电路，只适用于低速线路，实际上已被淘汰。为了改善RTL逻辑电路的开关速度,在基极电阻上再并接一个电容，就构成了电阻-电容-晶体管逻辑电路（RCTL）。有了电容，不仅可以加快开关速度，而且还可以加大基极电阻，从而减小电路功耗。但是，大数值电阻和电容在集成电路制造工艺上要占去较大的芯片面积，而且取得同样容差值的设计也比较困难。因此，RCTL电路实际上也没有得到发展。
参考书目
汪希时编著:《晶体管-晶体管逻辑集成电路与数字技术》，科学出版社，北京，1982。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条