1) on chip variation
片上工艺偏差
1.
When IC design goes into the Deep Sub-micrometer era,timing signoff uncertainty due to on chip variation becomes more and more important.
当芯片设计进入深亚微米,片上工艺偏差(OCV)造成的时序不确定性,成为超大规模集成电路时序收敛中的关键问题,单纯使用传统时序分析方法,已不能完全达到时序收敛的要求。
2) process variations
工艺偏差
1.
However,complex nano-technology such as sub-wavelength lithography and chemical-mechanical polishing will cause more and more large process variations and therefore seriously deteriorate the yield.
这主要是由于严重的工艺偏差将造成芯片中的关键路径时延呈现显著的非高斯随机分布,从而造成芯片的时序失败概率快速上升。
3) process calibration
工艺偏差校准
1.
This paper reports on the design and realization of a temperature compensation and process calibration 60MHz on-chip CMOS clock oscillator in SMIC 0.
18μm1P6M的标准CMOS工艺,设计并实现了一种带温度补偿和工艺偏差校准的60MHz片上CMOS时钟振荡器。
4) blade deflection
刀片偏差
5) upper deviation
上限偏差
补充资料：采气工艺(见天然气开采工艺)
采气工艺(见天然气开采工艺)
gas production technology
，一‘J\匕乙吕天然气开采工艺pro以uetionteehnology)见
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条